Introdução

A nova microarquitetura Intel Core, que foi divulgada durante o IDF Spring 2006, será usada em todos os novos processadores da Intel, como o Merom, o Conroe e o Woodcrest. Esta nova arquitetura é baseada na arquitetura do Pentium M, trazendo algumas novas características. Neste tutorial mostraremos a fundo como funciona esta nova arquitetura da Intel funciona.

A primeira coisa que se deve ter em mente é que, apesar do nome, a arquitetura Core não tem nada a ver com os processadores Core Solo e Core Duo da Intel. O Core Solo nada mais é do que um Pentium M com tecnologia de 65 nm, enquanto que o Core Duo ? também conhecido pelo seu nome-código Yonah ? é uma versão de dois núcleos do processador Pentium M com tecnologia de 65 nm.

O Pentium M é um processador voltado para o mercado de notebooks e é baseado na arquitetura Intel de 6ª geração, também conhecida como P6, que é a mesma arquitetura usada pelos processadores Pentium Pro, Pentium II, Pentium III e os primeiros modelos de Celeron. Você pode pensar no Pentium M como uma versão aprimorada do Pentium III. Portanto, você pode pensar na arquitetura Core como um Pentium M melhorado.

A arquitetura Core tem um pipeline de 14 estágios. Pipeline é uma lista de todos os estágios que uma dada instrução precisa percorrer para ser executada. A Intel não divulgou o pipeline do Pentium M e até agora eles não publicaram nada a respeito da descrição de cada estágio do pipeline da arquitetura Core, o que nos impossibilita de fornecer informações mais detalhas sobre o assunto. O pipeline do Pentium III tinha 11 estágios, o Pentium 4 original tinha um pipeline de 20 estágios e os novos modelos de Pentium 4 baseados no núcleo Prescott tem um pipeline de 31 estágios!

Claro que se a Intel publicar mais detalhes a respeito da arquitetura Core atualizaremos este tutorial.

Falaremos agora sobre as diferenças entre a arquitetura Core e a arquitetura do Pentium M.

Só para relembrar, o cache de memória é uma memória de alta velocidade (RAM estática ou SRAM) que está dentro do processador, usada para armazenar dados que o processador pode precisar. Se o dado requerido pelo processador não estiver localizado no cache, ele deve buscá-lo na lenta memória RAM, o que reduz o desempenho do micro, já que o processador acessa a memória RAM através do barramento local. Por exemplo, em um processador de 3,2 GHz, o cache de memória é acessado a 3,2 GHz enquanto que a memória RAM é acessada a apenas 800 MHz.

A arquitetura Core foi criada com o conceito da tecnologia de múltiplos núcleos em mente, ou seja, mais de um núcleo de processamento dentro de um único processador físico. O processador Pentium D é uma versão de dois núcleos do Pentium 4 e cada núcleo tem o seu próprio cache L2. O problema desta implementação é que em um dado momento o cache de memória L2 de um dos núcleos pode ?acabar?, enquanto que o cache L2 do outro núcleo ainda tem partes não usadas. Quando isto acontece o primeiro núcleo precisa ir à lenta memória RAM, mesmo que haja espaço no cache L2 do segundo núcleo que poderia ser usado para armazenar dados e evitar que o primeiro núcleo acessasse a memória RAM.

Na arquitetura Core este problema foi resolvido. O cache de memória L2 é compartilhado, o que significa que ambos os núcleos podem usar a mesma memória cache L2, configurando dinamicamente a quantidade que cada núcleo usará. Em um processador com 2 MB de cache L2, por exemplo, um núcleo pode estar usando 1,5 MB enquanto que o outro pode estar usando 512 KB (0,5 MB), ao contrário do valor fixo 50%-50% usado pelos processadores de dois núcleos da arquitetura anterior.